【51CTO.com原创稿件】芯片堆叠技能推动着摩尔定律握续往前走，Integrity 3D-IC平台则提供唯独无二的系统筹划功能，集成电热和静态时序分析(STA)，以及物理考据历程，助力末端速率更快、质料更高的3D联想敛迹，取得更高的坐褥成果。

　　在昔日的半个世纪中，在摩尔定律的驱动之下，半导体芯片迅速发展，算计打算力一直保握着大跨度的发展。可是，跟着硅芯片已靠拢物理和经济老本上的极限，摩尔定律运行放缓了，半导体工艺升级带来的算计打算性能的进步不可再像以前那么快了，每一代制程工艺的研发和锻练需要的时刻将越来越长。

　　为了进步芯片性能，半导体行业一方面正在陆续鞭策制程演进，另一方面则在不断探索、发展2.5D/3D堆叠、Chiplet(芯粒)等先进封装技能。近日，Cadence精良请托全新Cadence Integrity 3D-IC平台，这是业界首款完好的高容量3D-IC平台，将设策略划、物理末端和系统分析联书籍成于单个管制界面中。

Cadence公司数字与签核功绩部居品工程资深群总监刘淼

　　Cadence公司数字与签核功绩部居品工程资深群总监刘淼在收受记者采访时默示，芯片堆叠技能推动着摩尔定律握续往前走，Integrity 3D-IC平台则提供唯独无二的系统筹划功能，集成电热和静态时序分析(STA)，以及物理考据历程，助力末端速率更快、质料更高的3D联想敛迹，取得更高的坐褥成果。

　　后摩尔时期，堆叠技能成为芯片发展趋势

　　这次媒体相通会上，刘淼最初共享了所有芯片行业的发展近况与畴昔趋势。刘淼默示，芯片联想主要有四个档次：器件层、圭臬单元库+片上内存SRAM、Block层和系统层。要让摩尔定律延续下去，就要从两个不同的维度启程，一是More Moore，即深度摩尔，即在介质和工艺上进行深度研发。

　　刘淼强调，仅从这一维度启程，显豁无法撑握摩尔定律走下去，因为看不到老本的权贵裁汰。因此，必须从More than Moore，即系统角度启程，期骗堆叠技能，进步单元面积上的密度才智够让摩尔定律延续下来。

　　据了解，Cadence在多个小芯片(Multi-Chiplet)封装范围还是栽植了20多年，从1980年运行作念系统级封装，到2004年推出RF模块，再到2010年运行研发2.5D技能，还是具备十分红熟的技能。

　　刘淼默示，自2012年推出镶嵌式键桥技能之后，Cadence不仅支握 FOWLP和Bumpless 3D集成，还提供先进Co-package，如能够把光和硅堆叠起来。这次精良请托的Integrity 3D-IC平台，能够让SoC(片上系统)联想和封装团队协同对系统进行优化，还将设策略划、物理末端和系统分析功能集成在单个管制界面中，简化了多种EDA器具的使用。

　　Cadence Integrity 3D-IC平台：结伙的管制界面和数据库，末端物理考据、电源、热仿真全历程管制

　　Cadence这次请托的Integrity 3D-IC平台，末端了Cadence联想历程每个设施的器具整合，造成了数据无缝对接，里面器具系统闭环，削弱了芯片联想厂商的使用难度和老本。

　　刘淼默示，Cadence的Integrity 3D-IC平台是其平方3D-IC处分决策的构成，同期集成了系统、考据及IP功能。据先容，该平台支握Palladium Z2和Protium X2进行全系统功耗分析;基于小芯片的PHY IP互联;Virtuoso联想环境和Allegro封装技能的协同联想;集成化的IC签核索要和STA。通过Integrity 3D-IC平台，Cadence将我方的Virtuoso联想环境和Allegro封装技能末端了数据库的结伙，买通了里面器具互通瓶颈。

　　Integrity 3D-IC平台还集成了Sigrity仿真技能、Clarity 3D Transient Solver电磁场求解器及Celsius Thermal Solver热求解器，不仅能够进行系统级集合的3D筹划，还不错展现完好的系统级视图和Chiplet到PCB板的映射。

　　刘淼告诉记者，在Cadence Integrity 3D-IC平台技俩上，中国团队作出了罕见的孝顺。据先容，在该技俩中，中国研发团队提议了Native 3D Partitioning(同构和异构裸片堆叠)决策，能够有用地进步3D堆叠下的PPA。该技能也体现了Cadence中国团队建立15年来积聚的技能实力。

　　除此除外，Integrity 3D-IC平台还支握3D静态时序分析Tempus决策。比较2D封装，3D-IC会权贵地进步Corners数目，加大厂商考据难度和老本。Tempus的快速、自动裸片分析技能(RAID)不错将这一历程压缩至1/10。其3D exploration历程不错通过用户输入信息将2D联想网表平直生成多个3D堆叠场景，自动取舍最优化的3D堆叠建树。另外，在系统级分析和签核历程上，Integrity 3D-IC平台能够进行时序分析、物理考据、电源和热仿真管制等历程。

　　刘淼默示，Integrity 3D-IC平台是EDA行业发展的一大趋势，畴昔3D联想器具和东说念主工智能联想器具粗略也将进一步整合，裁汰芯片联想老本。

　　为不同应用场景提供更高的坐褥成果

　　Integrity 3D-IC平台适用于不同应用场景的芯片片，其面向超大限制算计打算、消费电子、5G通讯、出动和汽车应用，相较于传统单一脱节的Die-by-Die联想末端门径，芯片联想工程师不错期骗Integrity 3D-IC平台取得更高的坐褥成果。

　　刘淼默示，固然不同的应用有着不同的诉求，但存算一体化细目亦然一个主要的趋势，将会在畴昔的好多场景中得到应用。他默示，现在好多AI公司正在研发存算一体化的芯片，其最大主义是让功耗不要浮滥在传输当中，因此把存储和运算放在沿途，不但能够提高成果，还能裁汰功耗，这就需要Integrity 3D-IC平台进行支握。此外，在通讯范围， HBM能够提供饱和的带宽，这亦然HBM遴荐2.5D的根底原因。

 

　　据先容，现在包括中兴通讯 lightelligence等，齐还是是Cadence的客户。“唯独是在往2.5D主义走的企业，包括CPU、GPU公司，齐是Cadence的客户。”刘淼如是说。

【51CTO原创稿件，互助站点转载请注明原文作家和出处为51CTO.com】